

NO.	토픽	중요도	중토픽	키워드 특징 및 설명	타연관 토픽	알기법	담당자
1	법칙 일반	하	멧칼프 법칙(Metcalfe)	[정의] 하나의 네트워크 유용성 또는 효용성은 그 네트워크 사용자의 제곱에 비례 네트워킹 확장 가속화, 정보 생성/공유 통한 지식기반 사회 가치 커짐 유용성= $n(n-1)$, n:사용자 증가율, 임계점일 네트워킹가치 $\propto n^2$	인터넷 경제 3원칙 : 무어, 멧칼프, 가치사슬(조직은 비용이 적게 드는 쪽으로 변한다) 네트워크 3원칙:사노프, 멧칼프, 리드	멧네	
2		하	무어(Moore's Law)	인터넷 경제 3원칙 가운데 하나로, 마이크로 칩의 밀도가 18개월마다 2배로 늘어난다는 법칙	마이크로 칩의 가격은 18개월마다 절반으로 떨어지고, 성능은 2배로 향상되는, 무어의 법칙	무이	
3		출제예상	알달의 법칙(Amdahl's Law)	[정의] 프로그램은 병렬처리가 가능한 부분과 불가능한 순차적인 부분으로 구성되므로, 프로세서를 병렬화 시켜도 더 이상 성능이 향상되지 않는 한계가 존재 한다는 법칙 $speed\ up = 1 / (1 - p)$, p:병렬화 시킬수 있는 코드 비율 시스템 확장도(K) = $1 / (1 - p) + 1/n$, n : 확장배수, p : 확장 가능 부분	f: Fraction(비율): 순차적으로 수행해야 되는 부분	양제	
4		하	코어스 법칙(Coase's Law)	거래비용 감소에 따라 기업내 조직의 복잡성, 기업 수는 감소한다는 법칙	거래비용 감소에 따라 기업내 조직의 복잡성, 기업 수는 감소한다는 법칙		
5		하	길더(Gilder)의 법칙	[정의] 광섬유의 대역폭은 12개월 마다 3배씩 증가 (대역폭 : 1초 동안 전송 가능한 데이터의 양)	x축:time, y축: bandwidth	길대	
6		하	눈덩이 효과 -요르돈 법칙(Snowball Effects)	소프트웨어 개발 초기 체계적인 분석 및 설계가 수행되지 못하면 그 결과 프로젝트 후반에 영향을 미치게 되 어 비용이 커진다는 법칙 (주로 부정적 효과에 사용)	부정(초기결함영향, 바이러스확산), 긍정(수확체증법칙, 티끌포인트)	Test	
7		중	캐즘(Chasm) 이론	청단 제품의 기술 수용시기를 바탕으로 제품이 확산되는 과정에서 초기시장에서 주류시장으로 넘어가는 지점에 실패하거나 일시적인 판매정체 현상이 일어나는 저항이 발생하는 현상을 말하며 이를 극복하기 위한 전략이			
8		하	Death Valley	[정의] 신생기업이 창업 사업과 과정에서 자금 조달, 시장진입 등 어려움을 겪으며 창업기업의 생존율이 급격히 떨어지는 시기 (극복방안) R&D 투자, 기술금융, 틈새시장 진출, 정책지원, 민 관 연계 지원 프로그램			
9		하	사노프의 법칙 (Sarnoff's law)	방송과 메시미디어로 대표되는 전통매체에서는 네트워크의 가치는 시청자(viewer)의 수에 비례하는 네트워크법칙 $v \propto n$	네트워크의 3대 법칙 (사노프 -> '멧칼프의제곱승' -> '리드의선승)	사방	
10		하	리드의 법칙 (Reed's law)	[정의] 컴퓨터 N/W가 사회적 N/W와 결합될 때 그 N/W의 가치는 2의 N제곱으로 증가한다는 규칙 (예 - 이메일발송 한번으로 한 그룹에 무인)	$2^N \cdot N - 1$		
11		출제예상	구스타프슨의 법칙(Gustafson's Law)	대규모의 반복적인 데이터들을 대상으로 하는 문제들은 효율적으로 병렬화 할 수 있다는 법칙. $S(P) = P \cdot \alpha^{(P-1)}$ -> 피아피마일 S(P)는 단일 프로세스의 총 실행 시간 대비 프로세스당 병렬 처리시간 비율 P는 프로세서의 수	임달의 법칙 병렬처리	임달의 법칙과 비교표 작성요양 피아피마일	
12		출제예상	폴락의 법칙(Pollack's Rule)	알라폴락의 법칙(Pollack's Rule) - 반도체의 성능은 면적(복잡도)이 2 배 증가할 때 1.4배 증가하며, 또한 전력소모는 면적에 비례한다는 법칙			
13	컴퓨터 구조	하	컴퓨터 구조(폰누이만)	[정의] 메모리에서 명령어 산출, CU에서 해석, ALU에서 계산, 다중 메모리에 저장하는 컴퓨터 구조의 기본되는 아키텍처 [구성] CPU(ALU,CU,Register), 시스템버스(주소버스·단방향, 데이터버스·양방향, 제어버스). 기억장치(주기억장치, 보조기억장치) (상세) ALU(산술,논리연산), CU(명령어 해독,ALU,메모리 제어), Register(PC,IR,AC,MAR,MBR), 데이터버스(32bit시스템은 한번에 32bit씩), 제어버스(기억장치RW,IO RW), 주기억장치(CPU가 관리 하던 구조에대수) 보조기억장치(Disk)		C시기 ACR 주대제 주보	138_컴시용_2
14		하	Stored program computer	프로그램 내용식 컴퓨터			
15		하	하바드 아키텍처	명령어와 데이터 메모리가 구분되어 병렬적으로 작업이 처리되도록 구현된 폰노이만을 변형한 컴퓨터 아키텍처	폰노이만 아키텍처 개선		
16		하	컴퓨터 작동 원리	CPU, CU, 연산처리 등 정리함.			
17		중	CPU	[정의] CPU(Central Processing Unit)의 정의 컴퓨터의 가장 중요한 부분으로서 명령을 해독하고 산술논리연산과 데이터 처리를 실행하는 장치 산술논리연산장치(ALU), 내부 CPU 버스, 레지스터, 제어장치			
18		하	ALU	[정의] 기억장치에 기억된 정보를 이용하여 산출, 논리, 입출력 연산을 수행하고 다시 기억장치로 결과를 보내는 장치 [구성] '내래 가시오보 부처상인누데 내부장치(가산기(Adder), 시프트, 오버플로 검출기, 보수기(Complementary)) 레지스터(부동소수점, 저장, 상태, 인덱스, 누산기(Accumulator), 데이터) [연산과정] 4 + 452 (1) 4 누산기 이동, (2) 452 데이터 레지스터 이동, (3) 가산기로 4+452 실행, (4) 결과 누산기 이동 및 상태레지스터 저장	산술연산 장치, 논리 연산 장치, 시프트 레지스터, 보수기, 상태 레지스터	내래 가시오보 부처상인누데	
19		상	GPU(graphic processing unit)	[정의] 그래픽처리를 위한 고성능의 처리장치로 그래픽카드의 핵심(그래픽 카드에 부 착된 처리 장치), 3차원게임, 3차원 렌더링 목적 [구성요소] 소형 Cache, 소형 Control, 다수의 ALU, SP, SM, TPC (주요기능) 병렬처리, 부동소수점 연산 (특유지표) Throughput, 대용량을 동시에 처리하여 대용량 연산을 수행하는 능력	발전:GPU -> 'GPGPU(범용) -> CUDA(구현사례: 언어, 플랫폼)		138회,관리.2 126회,컴시용.2 122회,컴시용.1
20		중	멀티 GPU				
21		상	GPGPU - CUDA / Blackwell / Rubin	[정의] GPU를 CPU가 맡고 있는 응용 프로그램들의 계산에 사용할 수 있도록 활용하고자 하는 기법 (목적) 그래픽 연산, 데이터 병렬 연산 [장점] 부동소수점 연산 빠름, 문맥교환 속도 빠름, 다수 스레드 사용 [단점] 흐름제어 기능 빈약,프로그래밍 기법의제약, Core 당 클럭이 CPU에 비해 느림 [플랫폼] 1. [CUDA-NVIDIA] 프로그램 모델 제공, 병렬처리, SM/SP 구성, 제한된 호환성 2. [OpenCL-크로노스 그룹] 이기종 시스템 지원, C 런타임API, 애플/AMD/IBM 3. [OpenACC-NVIDIA] CUDA의 추상화 모델, 컴파일러 지시문기반, 플랫폼 독립 4. [C++ AMP-Microsoft] Visual studio에 추가된 이기종 지원, 람다 표현, 병렬반복문 HAS(Heterogeneous System Architecture) 고래: OpenCL, OpenACC, C++ AMP		병렬 부분쓰 쿠오오C	
22		하	TPU(Tensor Processing Unit)	[정의] 구글이 딥러닝의 핵심인 행렬 연산을 가속화하기 위해 독자 개발한 AI 전용 주문형 반도체(ASIC)로, 학습과 추론 효율을 극대화한 장치 Systolic Array(시스틀릭 배열), 수만개의 연산 유닛이 격자형태로 연결 대규모 언어모델(LLM)의 학습 및 추론 - (효율성) 행렬연산의 압도적 정렬 효율 - (최적화) 메모리 병목 현상 적응 - 딥러닝 이외의 작업 불가 - 유연성이 떨어짐 - Tensorflow, JAX 가장 최적화 - Pytorch 향후 지원 - ICI(Inter-Chip Interconnect) - 토폴로지 기반 (Torus Topology)	(ASIC)로		138회,관리.2
23		중	메니코어 프로세서 (many core CPU(Central Processing Unit))	[정의] CPU에 수십개에서 수백개의 코어를 집적하여 극한의 병렬화 된 프로그램 실행을 목적으로 하는 프로세서 (기술요소) 프로세싱 (병렬 컴퓨팅, 캐시 일관성, 하드웨어 추상화) 메모리 (Message Passing, Scratchpad memory, 메모리 주소 분할) 컴퓨터 내부에 존재하는 장치로 내부 기억장치라고도 함		123회 컴시용 1교시 기술	
24		중	주기억장치(메모리)	RAM과 ROM으로 구성 CPU로 제어된 장치로 즉시 필요한 프로그램이나 데이터가 기억			
25		상	DMA(Direct Memory Access)	[정의] CPU를 통하지 않고 주변장치(I/O 장치)와 주기억장치 사이의 데이터 전송을 담당하는 장치 (동작모드-전송) 1) Burst Mode 2) Cycle Stealing 3) Interleaved DMA 4) Demand Transfer Mode (동작모드-연결) 1) 단일버스분리식 2) 단일버스트통합 3) 외출력버스		'번버싸디 연단분통임 123회 기술	
26		하	레지스터	[정의] 처리 중인 데이터나 처리 결과를 임시 보관 기능 및 산술 연산, 정보 해석, 전송을 할 수 있는 CPU 내부의 기억장치 [구성] PC, MAR, MBR, IR, AC, I/O AR, I/O BR, SP	MAR (Memory Address Register), MBR (Memory Buffer Register),		

27		중	시스템 버스	[개념] 중앙처리장치를 중심으로 주기억장치, 외부 기억장치 그리고 입출력 장치가 데이터를 교환하는 통로 [유형] 주소 버스, 데이터 버스, 제어 버스		주대제	
28		하	데이터버스(Data bus)	CPU와 I/O장치간의 데이터 전송			
29		중	부트로더	[기능] 하드웨어 초기화, 커널 적재 [절차] HW 초기화(프로세스, 메모리, NW, 직렬포트), 자동부트(커널/이미지 실행), 입력명령처리(간단디버깅, IP주소, 자동부팅, 보드환경설정), 커널로딩 및 스타트(커널/루트파일 메모리로딩, 커널시작번지로 점프 커널 부팅) [구현] 운영체제에 따라 다르다	[유닉스 부팅과정] bios->mbr -> grub -> kernel -> init -> run level	하자입력	
30		상	SSD (Solid state drive)	[구성요소] SSD, SSD 컨트롤러, CPU, DRAM, 플래시 컨트롤러, 플래시 메모리 [편웨어기능] [FTL] (논리-물리주소 변환)-overwrite 비허용 극복, 성능과 수명에 영향 [웨어레벨링] (마모 평준화, 수명연장)-정적방법:블록당 삭제수 이용 교체, 동적방법:사용자 액세스 패턴 의존 균등하게 쓰고/삭제 [GC] (무효데이터 삭제)-수정되었으나 삭제되지 않은 한번에 삭제, 삭제 횟수 최소화, merge op(병합), Free블록생성 [Over provisioning] (초과 대비공간)- 초기 또는 진행성 bad블록 대체위한 예비 블록 [정전복구] (DRAM, capacitor)-축전기 이용 정전시 DRAM에 있는 데이터 복구 [실시간성 지원] (시간과 처리)-연산 중단(재개, 단계적 GC, 실시간 스케줄링)			138_컴시용_1
31		상	Write-Cliff	[정의] 새로운 데이터를 쓸때 삭제 무하보다 쓰기 무하가 될 경우 정보가 떨어지는 현상 (SSD는 떨어 쓰기 불가 -> 삭제 후 쓰기) [해결방안] 웨어-레벨링(Wear-Leveling) : 쓰기 분산 가비지 컬렉션(Garbage Collection) : 쓰기 영역 확보 메모리 셀 오버-프로비저닝(Memory Cell Over-Provisioning) : 임시 버퍼		웨분 가쓰 매임	
32		컴	FMD(플래시 모듈 드라이브)	[정의] SSD의 상동한제인 Write-Cliff와 낸드 플래시 기반의 SSD의 내구성(읽기, 쓰기)을 해결하는 차세대 플래시 모듈 [기술] 멀티 레벨 셀(MLC: Multi Level Cell), 웨어 레벨링(Wear Leveling), 실시간 연속 멀티코어 모듈, 플래시 모듈			
33		컴	Flash Memory(NOR, NAND)	[정의] EEPROM의 일종으로 수십~수백KB 블록 조거 가능한, 기계적인 동작이 없는 순수 반도체로 이루어진 비 휘발성 저장매체 [특징] 비휘발성, 고속, 저전력, 작은 부피, 충격에 강함, 호환성/편의성 [회로구조 유형] NOR, NAND [메모리소자] FRAM, DRAM, SRAM, Flash Memory [cell연결구조] 병렬 - 직렬 [Read Access Method] random access - sequential access [정보임의의 추출속도] 빠름 - 느림 [집적도] 낮음 - 높음 [사용기기] 휴대전화, 가전제품 - MP3, USB 메모리 [주요응용] 코드 저장 - 데이터저장 [특징] 빠른 임의엑세스-쓰기/지우기 빠름, Block 단위엑세스 저장매체적합	NOR Flash, NAND Flash	- DDR, SSD	
34		컴	3D 낸드플래시(3차원)	3차원(3D) 낸드플래시 메모리 반도체 메모리셀 3차원화-> 기억용량(메모리 밀도) 향상 구성요소: Control Gate, Ploy-Si Channel, Nitride, 멀티레벨셀(MLC) 기반		2D	
35	보조기억장치	컴	FTL	[정의] Flash Memory와 File System 사이 위치에 Flash Memory를 HDD처럼 Block Device로 사용 하는 논리적 미들웨어 계층 [구성] STL(Sector Translation Layer, address mapping, garbage collection), BML(Bad Block Management Layer), LDD(Lower Level Driver) [매핑방식] Sector Mapping(섹터단위), Block Mapping(블록단위), Hybrid Mapping		스배로 어가	
36		컴	SATA, SAS	Serial Advanced Technology Attachment - SSD/하드디스크 데이터 전송을 주요 목적으로 만든 컴퓨터 버스 인터페이스 기술			
37		컴	SCSI	Small Computer System Interface (SCSI) 주변기기를 컴퓨터에 연결할 때, 직렬 방식으로 연결하기 위한 표준 - a set of parallel interface standards developed by the American National Standards Institute (ANSI) for attaching printers, disk drives, scanners and other peripherals to computers.		스커지(scuzzy) 라고 발음함	
38		컴	NVMe	NVMe(Non-Volatile Memory Express) PCIe(Peripheral Component Interconnect Express)기반의 SSD 성능을 극대화하기 위하여 HDD에 최적화된 AHCI (Advanced Host Controller Interface)를 대체하는 초고속 데이터 전송 규격		Volatile: 휘발성의 Non-Volatile: 불휘발성의.	
39		컴	썈더볼트(Thunderbolt)	인텔과 애플이 함께 개발한 고속 데이터 전송 및 연결을 위한 입출력 인터페이스 규격		117회, 컴시용_1	
40		컴	USB 3.0	Universal Serial Bus 초당 최대 5Gbit 데이터 전송 USB 2.0에 비해, 10배 빠름			
41		컴	USB 3.1	Universal Serial Bus USB 3.1(Universal Serial Bus 3.1): SuperSpeed + -전송속도: 10Gbps, C타입 커넥터: Type C는 USB 3.1에서만 동작 USB 3.0 대비 2배 속도 증가			
42		컴	USB 3.1 Type C	24개 핀, 위 아래 대칭구조 USB 3.1 규격으로, 10Gbps 지원, 최대 100W 전력 전달			
43		컴	RDMA	RDMA(Remote Direct Memory Access) 두개 이상의 컴퓨터가 DMA를 통해 하나의 시스템의 메인 메모리에서 다른 시스템의 메인 메모리로 통신 기술 - 네트워크 내의 다른 컴퓨터의 기억 장치에 직접 접속하여 데이터를 교환, 사용하는 통신 방식, 운영 체제(OS)나 다른 자원들을 거치지 않기 때문에 지연 시간이 짧고 대량의 정보 전송이 가능해 대형 병렬 컴퓨터에 많이 활용된다.			
44		컴	SCSI RDMA (Remote Direct Memory Access)	[정의] SCSI 장치 통해 CPU저장 없이 응용프로그램이 한 컴퓨터로 직접데이터 교환하는 스토리지 원격 접속 프로토콜 [특징] Zero copy, Kernel Bypass, Low CPU involvement, Convergence, InfiniBand 기반 [구성] SRP Initiator(SCSI Application, SCSI Disk Driver, SCSI Unifying Layer, SRP Initiator Driver, InfiniBand Driver/HCA) SRP Target(Front-end Target Driver, SCSI Mid Target Driver, Local SCSI Sub-			
45	메모리/비메모리	중	메모리 반도체	[정의]- 정보를 기억하는 목적으로 만들어진 반도체 - 정보를 저장하는 방식으로 휘발성의 RAM과 비휘발성의 ROM으로 구분되는 반도체 [특징]- D램, S램			
46		중	비메모리 반도체(non-memory chip)	[정의]- 정보를 처리하는 목적으로 제작된 반도체 - 시스템 반도체로 전자제품의 두뇌 역할을 하는 칩으로 많이 사용되어 필수적인 반도체 [특징]- CPU, ASIC			
47		컴	I2C (Inter Integrated Circuit)	마이크로프로세서와 저속 주변장치 사이의 통신을 용도로 필립스사가 개발한 규격		컴시용, 102회	
48		컴	RS232(UART), RS232C	[RS232] 영달 데이터의 형태를 직렬 방식으로 전환하여 데이터를 전송하는 컴퓨터 하드웨어 [특징] 컴퓨터 외부통신, 비동기 통신, TTL			
49	주변장치	컴	IEEE 1394	[RS232C] 직렬 2선 데이터의 교환을 하는 데이터 터미널 장비(DTE)와 데이터 통신장치(DCE) 간의 표준 인터페이스 미국 애플(Apple Inc.)이 제창 개인용컴퓨터 및 디지털오디오, 디지털비디오용 시리얼 버스 인터페이스 표준 규격 [DVI(Digital Visual Interface)] 종단 패널 액정 디스플레이 컴퓨터 디스플레이와 디지털 프로세서와 같은 디지털 디스플레이 장치의 화질에 최적화된 표준 영상 인터페이스			
50		컴	DVI, HDMI, VGA	[HDMI(High Definition Multimedia Interface)] 비압축 방식의 디지털 비디오/오디오 인터페이스 규격 [VGA(Video Graphics Array)] 아날로그 컴퓨터 영상 다자			

51		참	PCI Express (Peripheral Component Interconnect Express)	[정의] PCIe는 x1에서 x32까지 확장 가능한 다수의 레인으로 구성된 물리 계층 기반의 고속 데이터 전송을 제공하는 점 대 점 기간 연결 프로토콜 [특징] 고속 직렬 통신, 상호 호환성 [아키텍처] 트랜잭션 레이어, 데이터링크 레이어, 피지컬 레이어 간단히 1교시형으로 정리		123회 기출	
52		하	메모리 계층구조				
53		하	상태레지스터	[정의] 마이크로프로세서에서 다양한 산술 연산 결과의 상태를 알려주는 플래그 비트들이 모여 레지스터로 주로 조건문과 같은 실행 순서의 분기에 사용			
54		중	메모리 관리	MMU			
55		중	Cache Memory	CPU와 주기억장치 속도차를 극복하기 위한 소규모 고속 Memory			
56		상	가상기억장치(Virtual Memory) 가상메모리	[정의] 사용자에게 주기억장치 보다 더 큰 용량의 가상 기억 공간을 제공하는 기억장치 관리기법 [구조] CODE, DATA(전역, STATIC), BSS(전역, STATIC, 초기화X), HEAP(동적, 런타임), STACK(지역, 컴파일 시) [관리기법] 할당 기법(연속·단일·오버레이, 스와핑, 다중·고정, 가변분할, 불연속·페이징, 세그먼트, 페이지드 세그먼트), 배치 기법(first fit, best fit, next fit, worst fit) 인출 기법(요구호출 기법, 예측호출 기법)		할배인교	138_컴시용_3
57	컴퓨터 메모리/ 기억장치	중	메모리 인터리빙	메모리 접근시간을 최소화하기 위해 메모리를 복수개의 모듈로 나누고 각 모듈에 연속적인 주소를 부여하여 동시 접근이 가능한 기법 구성요소: 데이터버스, 기억장치, 디코더, MSB(왼쪽 상위인터리빙), LSB(오른쪽 하위인터리빙) (1) 상위인터리빙 : 기억장치주소를 모듈들에 순차적으로 지정, 상위비트(모듈선택신호), 하위비트(모듈내 기억주소) (2) 하위인터리빙 : 기억장치주소가 모듈단위로 인터리빙, 상위비트(모듈내 기억주소), 하위비트(모듈선택신호) (3) 혼합인터리빙 : 기억장치모듈을 뱅크로 그룹화, 뱅킹선택시 상위 인터리빙사용, 뱅킹내 모듈간 하위인터리빙		상하온뱅크, (상위 하위 혼합뱅크모듈 S-ACCESS, C-ACCESS)	
58			출제예상 메모리 월(Memory Wall)	메모리 월(Memory Wall)은 CPU/GPU 같은 연산 장치의 성능 향상 속도보다, 메모리(DRAM 등)의 속도, 대역폭(데이터 전송량), 용량, 지연 시간 개선 속도가 상대적으로 느려, 전체 시스템 성능이 메모리 병목 현상으로 인해 저하되는 문제. (해결방안) HBM, CXL, PIM, HBS (Hybrid Bonding Solution: D램과 낸드를 하나의 패키지로 결합하여 온디바이스 AI 기기용 메모리 병목을 해결하려는 기술) 기술 연동 적용			
59			출제예상 단편화(Fragmentation)	[정의] 메모리 상 프로그램에 의해 사용되지 않고 남비되는 부분적인 공간 [영향] 메모리 부족현상, R/W 속도 저하 [유형] 내부 단편화, 외부 단편화 [해결·내부] 통합, 압축, 재배치, 슬랙할당자 (해결·외부) 나비계 메모리			
60		중	RAM	[정의] 어느 위치에 저장된 데이터이든, 접근하는데 동일한 시간이 걸리는 읽고 쓰기가 가능한 주기억장치 임의기억장치 휘발성 메모리, 읽기, 쓰기 메모리(RWM이 맞음), SRAM(static random access memory): 개시 사용 DRAM			
61		중	DRAM (Dynamic Random Access Memory)	임의의 액세스에 대해 고속으로 읽기/쓰기 위해 메모리 셀을 커패시터와 트랜지스터로 구성하고 이를 행과 열의 배열구조로 연결한 휘발성 메모리			
62		매	SDRAM (or SDR SDRAM)	Synchronous dynamic random access memory 제어 장치 입력을 클록펄스(Clock Pulse)와 동시에 일어나도록 하는 동기식 DRAM, 동기식 D램 SDRAM 제어 신호: CKE(Clock Enable), CS(Chip Select) 명령신호: RAS (Row Address Strobe), CAS (Column Address Strobe) 보통 SDRAM을 SDR SDRAM이라고 함. DDR SDRAM과 구분하기 위해서		110.컴시용.1	
63			출제예상 DDR SDRAM (Double data rate synchronous dynamic random access memory)	DDR SDRAM과 구분하기 위해서 두배 이상의 성능 향상을 위해 외부주파수의 Rising/Falling Edge 각각에 데이터 전송하는 주기억장치 [유형] DDR3 : 집적도/속도: 최대 8Gb/ 2.1Gbps 코어 아키텍처: 8bank/페이지키기(최소 1KB) DDR4 : DDR4(Double Data Rate 4) SDRAM: DDR3보다 2배 높은 3.2Gbps 속도, 2배 density 향상, 공정/아키텍처 진화로 20% 전력 소비 감소한 JEDEC에서 표준화한 고속의 DRAM DDR5 : LPDDR5(Low Power Double Data Rate 5), 삼성전자, 10 나노급, 2018년 6월, 전용 물리층, Double Data Rate, 10 나노급, 2018년 3월, 40% 전력 소비 감소		'123.컴시용.1	
64			출제예상 DDR5				
65	램(RAM)	참	Flash Memory(NOR, NAND)	[정의] EEPROM의 일종으로 주시-주백클 블록 소거 가능한, 기계적인 동작이 없는 순수 반도체로 이루어진 비 휘발성 저장매체 [특징] 비휘발성, 고속, 저전력, 작은 부피, 충격에 강함, 호환성/편의성 [회로구조 유형] NOR, NAND [메모리소자] FRAM, DRAM, SRAM, Flash Memory [cell연결구조] 행렬 - 직렬 [Read Access Method] random access - sequential access [정보임의 추출속도] 빠름 - 느림 [집적도] 낮음 - 높음 [사용기기] 휴대전화, 가전제품 - MP3, USB 메모리 [주요응용] 코드 저장 - 데이터저장 [특징] 빠른 임의엑세스-쓰기/지우기 빠름, Block 단위엑세스 저장매체적합 [개념] 2D 낸드 플래시의 단층구조 미세화 기술의 한계(간접전송)를 극복, 대용량 저장기법 중의 하나로서 데이터저장공간인 메모리 셀을 3차원 수직으로 쌓는(직층) 기술 [특징] 메모리셀 3차원화-> 기억용량(메모리 밀도) 향상 [구성요소] Control Gate, Poly-Si Channel, Nitride, 멀티레벨셀(MLC) 기반 Phase-change RAM 상태가 변하는 특수 물질을 이용하여 제조하는 RAM 게르마늄 합금을 반도체			
66		참	3D 낸드플래시(3차원)				
67		참	PRAM				
68		참	FeRAM(강유전체 메모리) (Ferroelectric RAM)	[정의] 장유전체와는 근본적으로 다른 강유전체의 유전상 발생 메커니즘의 이력현상(히스테리시스)을 이용하여 강유전체막의 전기적 잔류 분극의 극성에 따라 정보를 기록하는 비휘발성 메모리 [특징] 비휘발성, 낮은 전압, Polarization [유형] 2T2C, 1T1C, 1T1R			
69		참	MIRAM (Magnetoresistive RAM)	[정의] 플래시 메모리의 비휘발성과 DRAM의 고속 정보저리의 특징을 동시에 갖기 위해 자기저항(Magneto-resistance)이라는 양자역학적 효과를 이용한 차세대 메모리 비휘발성(Nonvolatile) 소자, 자기저항효과에 활용한 자성소자 기술, 스핀트로닉스(Spintronics) 기술을 통해, Flash가 갖는 비휘발성 + DRAM 급의 고속도작이 가능한 무한대 기록 Spin-transfer torque magnetic random-access memory MIRAM의 shrink 한계를 극복하고 고집적화를 달성하기 위해 Switching 방식에 변화를 준 비휘발성 메모리	MRAM : 감자성 메모리 혹은 자기메모리라 부름		
70		참	STT-MRAM - STT-RAM			torque(토크/회전력)	
71		참	C-RAM	Chalcogenide RAM(C-RAM), 상변화 메모리			
72		참	ReRAM(Resistance Random Access Memory)	[개념] 부도체 물질에 충분히 높은 전압을 가하면 전류가 흐르는 통로가 생성되어 저항이 낮아지는 현상을 이용하여 동작하는 차세대 메모리			
73	ROM	참	ROM	끊어져도 기록된 데이터들이 소멸되지 않는 비휘발성 메모리 (Non-Volatile Memory) [특징] 비휘발성 메모리 [유형] Masked ROM, PROM, EPROM(UVEPROM, EEPROM), Flash Memory Flash 메모리, UVEPROM(강한 자외선(234nm), 석영유리창) 사용자가 한번만 프로그래밍 가능			138_컴시용_3
74		참	PROM				
75		참	UV EPROM	UV EPROM(Ultraviolet Erasable Programmable ROM)			

76		검	EEPROM	EEPROM(Electrically Erasable Programmable ROM)			
77	비휘발성 메모리 + 읽기 + 쓰기	검	비휘발성 메모리 개념	비휘발성 메모리(Non-volatile memory, NVM, NVRAM)은 전원이 공급되지 않아도 저장된 정보를 계속유지하는 컴퓨터 메모리			
78		검	종류	ROM · PROM · eAROM · EPROM · EEPROM · 플래시 메모리 · FeRAM · MRAM · PRAM · NRAM			
79	Cache Memory	상	캐시 메모리	주기억장치의 액세스 속도도 CPU에 비하여 현저히 느리기 때문에 주기억장치로부터 데이터를 읽어오는 동안에 CPU가 오랫동안 기다려야 하는데, 그에 따른 성능 저하를 줄이기 위하여 CPU와 주기억장치 사이에 설치 하는 고속의 반도체 기억장치			
80		중	Cache 일관성 유지방법/ 일관성 유지(Coherence)	캐시미용 - 지역성, 시간성, 공간성, 문자적 지역성, 정렬 유지방법 3가지 1. 공유캐시기억장치 사용하는 방법(1개만 이용) 2. 공유변수를 캐시 저장하지 않음 3. 버스감시(Snooping) 시스템을 사용하는 방법 1) Snoopy Controller 2) 쓰기경신(Write Update or Broadcast) 3) 쓰기무효(Write Invalid) 4. Directory에 저장하여 유지하는 방법 1) Full-map directory 방식 2) Limited Directory 방식 3) Chained Directory 방식		버스경로 디플리자	
81		상	사상 기법 3가지 직접사상(Direct Mapping)	주소, 태그, 데이터 ---- 주소, 데이터 [단점] 1) 각 주기억장치 블록이 적재될 수 있는 캐시 슬롯이 한 개뿐이기 때문에, 그 슬롯을 공유하는 다른 블록이 적재되는 경우에는 swap-out 됨 2) 현재 실행중인 두 개의 프로그램인 같은 슬롯을 공유하는 경우에 캐시 슬롯에 대한 적응력이 떨어져 슬롯 교체에 빈번하게 발생 전체적인 캐시 성능이 저하 → 원천 역과 사상(Full Associative mapping)		자연집 태라단	
82		상	연관사상(Associative Mapping)	연관사상기법 태그, 데이터, 슬롯 ---- 태그, 단어(모두 0비트), 데이터		태단	
83		상	집합연관사상 (Set Associative Mapping)	집합연관 사상, 세트-연관 사상(Set-Associative Mapping) 직접 사상 보다 캐시 적중률이 훨씬 향상 집합번호같은, 태그가 다른 2개 이상의 단어를 저장 000(태그) 'abcd'(데이터) 010(태그), 데이터 00(집합번호) M(수정),E(유일,메인메모리동일),S(공유,2이상캐시),I(무효,다른캐시수정) Read miss(상태에서 변경),Read Hit(읽기적중), Write Miss(Read with intend to modify, L->M, E->M), Write Hit		태세단	
84		상	MESI Protocol	Write Through : 쓰기 동작시 캐시메모리와 주기억장치에 데이터를 동시에 쓰는 방식 Write Back : 쓰기 동작시 캐시메모리에만 쓰고 해당 데이터가 Swap-Out 될때 주기억장치에 복사하는 방식			
85		중	쓰기정책	(Clean) D bit, V bit clear, Data mem으로 write, 메모리=Cache data (Flush) V bit clear, Data무효화 (목적) 캐시 일지성 문제 해결 (구성요소) Memory(론노이만구조,저속), Cache(고속), Flush(I-Cache,D-Cache중 하나 reset), Invalidate(Control bit 무효화 설정), Clean(cache의 dirty data를 memory로 강제로 WB,D-Cache clean)			
86		중	Cache Flush/Cache Clean	[개념] 캐시메모리의 용량이 한계점에 도달했을 때 그 내용을 교체하기 위한 알고리즘 (유형) LRU, FIFO, LRU, Round-Robin, MRU, LIFO [정의] 사용자에게 주기억장치 보다 더 큰 용량의 가상 기억 공간을 제공하는 기억장치 관리기법			
87		중	교체 알고리즘	할당(메모리) 할, 연속-단말-오버레이,스왑핑,다중-고정,가변분할,불연속-페이징,세그먼트,페이지드 세그먼트) 호출(시점, 요구호출/예측호출) 배치(어디에, First/Best/Next/Worst Fix)			
88		상	가상 메모리	Address Translation 가상 페이지 번호 -> 주소변환 -> 실제 페이지 번호			
89		상	관리정책(할배인고)	[정의] Segmentation(가변분할) 보조기억장치 블록의 크기가 다른 가변적인 크기로 가상기억장치를 구성하는 방법		할배인고	
90	가상 메모리 /Virtual Memory	하	주소 변환 기법	[정의] 페이지 교체 알고리즘 중 하나인 FIFO에서, 페이지 프레임의 개수가 늘었는데도 불구하고 page fault 발생이 오히려 증가하는 현상 (현상) 버퍼수 증가에도 실제 hit율 선형적 증가되지 않음 (원인) locality 미고려 벨레이디의 모순 (Belady's anomaly) · 페이지수를 증가시켰는데도 페이지 부재가 더 많이 일어나는 현상 (1 2 3 4 1 2 5 1 2 3 4 5) 3page -> 9 fault 4page -> 10 fault [결론] 페이지 교체정책(LRU,OPT) 최적화 원칙성계(WFS,PF)		123412512345	
91		중	Paging 기법(고정분할)	프로그램의 실행중에 필요하게 된 시점에서 보조 기억 장치(auxiliary storage)로부터 주기억 장치로 페이지를 전송하는 것 선행 페이지(anticipatory paging)의 반대 개념			
92		중	Segmentation(가변분할)	[정의] 자주 참조되는 가상메모리 주소를 실제 메모리 주소로 매핑 시 성능 개선을 위해 MMU(Memory Management Unit)에서 사용하는 고속 캐시 (특징) 특수고속캐시 사용, 병렬 탐색, 연관사상, 시간 지역성 (동작) TLB hit, TLB miss, Page fault(TLB write) (태그) Dirty bit(write유무), Reference bit(참조유무) (알고리즘) LRU (성능향상) 페이지 크기 줄데, 다중 페이지 지원		지역성	
93		하	Belady's Anomaly	(개념) 전체 시스템을 위해 하나의 ip를 유지하여 메모리에 적재된 페이지 프레임들로부터 구하는 페이지 테이블 구조 역페이지 테이블 사상(Inverted Page Table Mapping) 기본 주소 변환 기법 대신에 주소 변환 테이블을 이용하여 주소를 변환하는 방식을 말함.	TLB	항상진 주소 변환 기법	
94	가상 메모리 /Virtual Memory	하	요구페이징(demand paging)	기억된 내용의 일부를 Access에 사용 자화될 수 있는 물질로 코팅된 플라스틱, 금속을 이용하여 만들 원형 평판, 헤드, 트랙, 트랙에 데이터를 저장: 디스크 쓰기 보조 기억 장치		120회 기술	
95		중	TLB(Translation Look-aside Buffer)	자바 가상 머신 2교시형 준비 필요 J2ME J2NET MS에서 개발한 윈도우 프로그램 개발 및 실행 환경 [정의] 유대론 개발에 필요한 소프트웨어 플랫폼을 제공하는 공개 소프트웨어 (레이어) Application Layer, middleware Layer, kernel layer (아키텍처) 애플리케이션 (applications), 어플리케이션 프레임워크(application framework), 라이브러리(Libraries), 안드로이드 런타임(Android Runtime), 리눅스 커널(Linux Kernel) [개념] EJB 기반의 복잡함과 무거움을 극복하고 개발생산성 향상과 고품질의 시스템 개발을 위한 자바 플랫폼 상의 경량화된 오픈소스 웹 어플리케이션 프레임워크 (구성요소) 객체관리, 제어반전(IoC), 의존성주입(DI), 관점지향프로그래밍(AOP), 연속성AOP, ORM, Dao, Web, Context, Web MVC, Core 연속성AOP, ORM, Dao, Web, Context, Web MVC, Core [정의] 단위 시간 내에 하나 이상의 명령어를 처리함으로써, Performance를 향상 시키는 방법 (병렬컴퓨팅 문제) 분할, 동기화, 스케줄링, 캐시메모리 (해결방법) 분할문제(병렬성 탐지, 묶음) 스케줄링문제(정적스케줄링-컴파일시, 동적스케줄링-수행시) 동기화문제(버스잠금,플래그기법,세마포어기법,모니터) 캐시메모리문제(공유cache사용, 공유변수cache 미사용,하나의 버스통한 병목) (유형) [Flynn의 분류] SISD, SIMD, MISD, MIMD [메모리 공유] SMP, MPP, NUMA [CPU 유형에 따른 분류] CISC, RISC, EISC, EPIC [펜(Fenn)의 분류] WSRS(Word serial, bit serial), WSRP(word serial, bit parallel)			
96		하	역페이지 테이블 방식				
97		검	CAM(Content-Addressable Memory)				
98	디스크 (Disk)	검	하디 디스크(자기 디스크)				
99		하	J2EE				
100		하	J2ME				
101		하	JNET				
102	Framework	하	Android Architecture				
103		하	Spring Framework				
104		중	병렬처리(Parallel Processing)			분스동계	

133	IDC	하	DCI(Data Center Interconnect)	데이터센터 간의 효율적이고 안정적인 데이터 전송과 관리를 가능하게 하여 AI 서비스의 안정성과 성능을 보장하는 기술 고속 광 네트워크, SD-WAN, MPLS, 고속 데이터 전송 프로토콜, 데이터 복제 및 동기화, 재해 복구 및 고가용성, 데이터 암호화 및 보안, 데이터 수명 주기 관리 [정의] 데이터 센터 인프라에 대한 최소 요구 사항을 지정하는 미국을 포함한 전세계 국가 표준	134회 2교시 관리 기술문제		
134		중	TIA-942	품질등급: Tier1, Tier2, Tier3, Tier4, CAB			
135		하	장애 유형	자연재해, 인적장애, 기술적 장애	DRS, BCP		
136		중	데이터 백업방법	[실명위치] Guest(VM)기반 백업(백업매제백업), Proxy서버 기반 백업(스냅샷 프록시 서버 통해 백업) [복구대상] 이미지백업(VM전체이미지), 데이터(파일)백업(VM서버내 파일) [구조유형] 중앙집중식 백업, 분산 백업			
137	고가용성 (HA)/FTS	하	Clustering	특같은 구성의 서버군을 고속 네트워크로 병렬 연결하는 것으로 가상의 단일 컴퓨터처럼 사용하여 고성능, 고가용성을 지원하는 기술	공유디스크, RAID		
138		상	HA(High Availability)	[정의] 복수의 시스템을 하나의 cluster 묶어 시스템 장애 발생시 서비스 무중단을 위해 다른 시스템으로 서비스를 fail-over하는 기술 및 환경 [유형] hot standby(장애시에만 백업시스템 접근), mutual takeover(다른 시스템 장애시 2개의 업무 수행), concurrent access(업무 나누어 병렬처리, 전체 시스템 active)		찾음론	
139		상	결합하용 컴퓨터(FTS)	HA, Clustering, Database Recovery, 삼중구조(Triple Modular Redundency)			
140		중	데이터베이스 회복 기법	회로체크 정리 기술 / DATABASE 복속			
141		중	분산컴퓨팅	네트워크를 통해서 연결된 여러 컴퓨터들의 처리능력을 이용해 거대한 계산문제를 해결하려는 분산처리 모델			
142		중	분산처리	지리적으로 산재해 있는 처리장치나 데이터베이스를 네트워크로 상호 접속해 작업을 처리하는 기술 분산처리 시스템의 투명성 - 접근(Access) 투명성, 규모(Scaling) 투명성, 고장(Failure) 투명성, 위치(Location) 투명성			
143		상	RAID	[정의] 디스크를 배열함으로써 용량, 성능, 고가용성, 신뢰성을 확보하는 기술 [목적] 대용량, 가용성, 고성능, 상호호환성 [구성요소] RAID 전용 controller(제어), cache memory(성능향상), striping data recording(병목현상 줄여 IO성능향상), mirroring/parity(중복데이터 안정성), hotswap/online data rebuild(무정지 구성, 유지보수) [유형] RAID 0 : striping, RAID 1 : mirroring, RAID 2 : parity bit, RAID 3 : parity byte, RAID 4 : parity block, RAID 5 : distributed parity, RAID 6 : double distributed parity, RAID 0 + 1 : striping + mirroring, RAID 1 + 3 : mirroring + striping		스미비바블래더 0스1미2이3클4플5분6더	
144		상	중첩 레이드(Nested RAID)	[개념] 두개 이상의 표준 RAID(Redundant Array of Inexpensive/Independent Disk) 레벨을 결합하여 성능, 추가 이중화를 얻는 기법 [유형] RAID 0+1, RAID 0+3, RAID 1+0, RAID 5+0, RAID 6+0, RAID 10+0			
145		중	게이트	반가산기: 2개 비트를 서로 산술처리하는 조합회로, 2진수로 나타낸 수들을 1비트씩 합하여 그 결과로 1비트의 합과 1비트의 자리올림(carry)을 발생하는 회로 가산기(Full adder): 세개 입력 비트의 합을 구하는 회로(xy2) 자리표, 논리회로			
146		중	전가산기(Full Adder)	두 입력, 2진수와 하위비트에서 발생하는 자리 올림수(Carry)를 포함하여 2진수 3개를 덧셈 연산하는 조합 논리 회로	122회 기술		
147		중	팬아웃 (FAN-OUT)	[정의] 1개의 회로나 장치의 출력 단자에 접속해서 신호를 추출할 수 있는 최대 허용 출력선 수 [특징] 입력신호 수 제한, 고속 회로 [유형] TTL(고전력, 빠름, 작음), CMOS(저전력, 느림, 큼) [입/출력 특징] 입력(10H, 10L), 출력(11H, 11L) 패시브 (수동) 소자(11H, 11L, 10H, 10L)			
148		중	조합논리회로	입력의 변화가 바로 출력에 반영, 특정 시점의 출력이 그 시점의 입력에 의해서만 결정되는 회로			
149		중	순차논리회로	[정의] 출력이 현재 입력과 이전 논리회로 상태의 조합으로 결정되는 논리회로(현재상태가 출력에 영향) [구성] input, output, logic gate, memory element [특징] 기억소자(레지스터/플립플롭) 이용, 현재상태 저장 [종류] 래치, 플립플롭, 카운터		조순	
150	디지털 논리회로	중	플립플롭(Flip-Flop)	[정의] 1비트의 정보를 기억할 수 있는 회로로 컴퓨터의 주기억장치 RAM이나 캐시기억장치, 레지스터를 구성하는 기본회로 [유형] RS, JK, F/F, D, F/F	필스-구동 플립플롭, 모서리-구동 플립플롭 예) SRAM 적용		
151		중	SR 플립플롭	S(Set), R(Reset)			
152		중	JK 플립플롭	S(Set), R(Reset)에 대응하는 입력회로			
153		중	D 플립플롭	SR플립플롭+NOT 게이트 1개			
154		중	T 플립플롭	JK플립플롭 2개 입력			
155		중	래치	[정의] 클럭 입력을 갖지 않는 2진 기억 소자로, 2개의 안정상태를 갖는 쌍안정회로 [SR래치] NOR 게이트 래치, NAND 게이트 래치, 제어 입력 없는 SR래치 현재 상태에서 입력 값이 입력될 때 다음 상태가 어떻게 변하는 가를 나타내는 표를 말함.			
156		중	특성표(Characteristic table)	현재 상태에서 입력 값이 입력될 때 다음 상태가 어떻게 변하는 가를 나타내는 표를 말함.			
157		중	여기표(Excitation)	현재 상태에서 다음 상태로 변화했을 때 플립플롭의 입력조건이 어떤 상태인가 나타내는 표.			
158		중	Karnaugh map	카르노 맵(Karnaugh map)의 개념 - 복잡한 논리식을 도식화시켜 체계적인 축소 과정을 시각적으로 보여주며, 간략화시킨 등가식 카르노맵, 2변수 카르노맵, 3변수 카르노맵, 4변수 카르노맵, 특성표, 여기표, 논리식 간소화 절차			
159		중	집적회로(Integrated Circuit)	SSI, MSI, LSI, VLSI			
160		중	논리회로 설계	회로 설계 및 확인 가능 동기화회로 설계		기술문제 풀기	
161		중	FoWLP(Fan-Out Wafer Level Package)	[개념] 반도체 공정 중 에폭시 소재 위에 직접 정렬하고 침 배깅까지 솔더볼(Solder Ball)을 재배치시켜 칩 배선에 필수적인 PCB를 사용하지 않고, 칩을 보다 소형화 및 고성능으로 구현할 수 있는 패키징 기술 [공정] Tape lamination, Pick and Place, Wafer-level Molding, Carrier removal, Standard WLP process, Dicing			
162		중	인코더 (Encoder)	[개념] 최대 M ($M \leq 2^n$)개의 입력과 N개의 출력으로 구성, n비트의 출력 코드를 생성하는 조합 회로 [특징] 입력 사용률 특정 코드로 변환	조합논리회로		
163		중	디코더 (Decoder)	[개념] n개 입력의 코드화된 2진 정보를 최대 2^n 개 출력으로 변환 하는 조합 회로 [특징] 명령 레지스터에 들어온 명령의 해독 [개념] 입력이 3개 레벨(High, Low, 하이 임피던스) 중의 하나를 갖는 논리 소자 [특징] - 3 가지 출력: High (1), Low (0), High-Impedance (Z: 고저항 상태) - 방향성: 입력 A로부터 출력 Y로 신호가 흐르는 반면 Y에서 A로는 흐르지 않음 - 3 상태: 버퍼로 2 개 조합하여 양방향성이 신호를 데이터채널로 만들 수 있음	조합논리회로		
164		중	3상태 버퍼	하드웨어 기술 언어(hardware description language) 파스칼 같은 문법을 이용해서, 이미 만들어 놓은 라이브러리를 사용하며, 동기 카운터 등의 회로를 코딩하는 기술			
165		중	HDL	[정의] VHIC 회계를 위해 문서화, 시뮬레이션, 합성의 용도로 사용되는 하드웨어 기술 언어 [특징] 표현요소(object data type operator) 표현방법(동작전 구조제) [모델] 메일리 모델(Mealy model): 유한 상태 오토마타는 오직 입력 값만을 사용하고, 즉 출력 값은 입력 값과 현재 상태 모두에 의존한다. 화살표 입력이 그래서 2개가 됨. 무어 모델(Moore model): 출력 값은 오직 현재 상태에 따라서만 결정된다.			
166		중	VHDL	Programmable Logic Device, 사용자가 직접 사용할 수 있는 IC	VHDL: VHASIC Hardware Description Language		
167		중	Mealy and Moore Model	재설정 가능 논리 소자(Reconfigurable Logic Device), 개발비필요없음, 회로를 고쳐서 사용가능, AND레이어가 기록가능하고, OR레이어는 고정된 형태	FSM finite; 유한의		
168		중	PLD	Programmable Logic Device, 사용자가 직접 사용할 수 있는 IC	PLD는 CPLD와 FPGA로 구성된다.		
169		중	복합 프로그래머블 논리 소자 (CPLD)	Complex Programmable Logic Device PAL-like(Programmable Array Logic) Block, IM(Interconnection Matrix), 게이트와 플립플롭으로 구성 전원이 꺼져서, 다시 켜도 그대로 다시 동작!			

170	전	현장 프로그래머블 게이트 어레이(FPGA)	[특징] 논리 요소(adder, decoder), 메모리(휘발성), CLB(Configurable logic block), SRAM+Flash [구성] Logic Block(CLB영역)(4 input LUT, D F/F-메모리) Interconnect Resource(상호 연결망, 프로그래밍 가능, 지연적음) I/O Cell [유형] SRAM방식(수정), Anti-fuse방식(수정불가), EPROM 방식(제한수정) [개발/프로그래밍] 오그나화, 설계/수행, 시뮬, 하드웨어, 논리시뮬, 회로이론		논메CR	
171	집	RTL	RTL(Register Transistor Logic), 디지털논리회로			
172	전	반도체의 간섭현상(Cross Talk)	반도체의 간섭현상 정의 - 반도체의 집적도를 높이기 위해 셀 간 거리가 좁아지면 전압이 흐를 때, 해당 셀에만 영향을 미치는 것이 아니라 인접한 셀에 영향을 주어 속도가 느려지거나 오류가 발생하는 현상 (키워드) 셀, 보존성, 간섭성, 플로팅게이트, 절연막, 게이트옥사이드 수직			
173	전	칩렛(Chiplet)	여러 기능을 갖춘 칩을 결합해 하나의 칩 으로 만드는 기술. 기존 시스템온칩(SoC) 구조가 하나의 칩에 여러 기능을 담은 반도체를 결합해 만든 것이라면, 칩렛은 서로 다른 기능을 하는 반도체를 하나의 패키지로 만드는			
174	중	MEMS	미세전자기계시스템(Micro Electro Mechanical Systems)			
175	하	SiP(시스템 패키지)	System in Package 단독적인 기능 시스템 혹은 서브 시스템에 대한 요구 사항들의 전부 또는 상당 부분을 단일 패키지에 통합하기 위해 공정/설계/제작 등 상이한 기술들을 단일 패키지 위에 구현하는 기술			
176	중	SoC(시스템온칩)	Integration, ASIC(회로): 주문형반도체, DSP(Digital Signal Process), On-Chip BUS			
177	중	DAS	DAS: Direct Attached Storage. 케이블 직접 접속, SCSI, IEEE1394, FC(Fiber Channel) 키워드: 직접 연결 네트워크(x)		122회 기술	
178	중	DAS, NAS, SAN, SDS	Storage 구축방법의 정의 - DAS (Direct Attached Storage): 직접 연결이 가능한 스토리지 장비(ex>외장하드, 소규모) - NAS (Network Attached Storage): 일종의 파일서버로 운영체제가 별도로 존재하며 이더넷 등 네트워크로 연결. (파일시스템 공유 가능, 중규모) - SAN (Storage Area Network): 하드 수심~수백 개가 존재하는 SAN 스토리지에 fiber 채널 스위치를 이용하여 고속 연결이 가능한 데이터 전용망(대규모) - IP-SAN: 네트워크를 IP 네트워크를 통해 확장시켜 거리의 제한을 극복 - FAN: NAS/SAN 등 네트워크 스토리지의 파일시스템을 기반으로 사용자 파일 데이터 전송 및 가상화 등의 서비스를 제공하는 네트워크 - SDS (Software Defined Storage): 스토리지 서비스 또는 스토리지 소프트웨어를 추상화하여 하드웨어에서 스토리지 소프트웨어를 분리하는 스토리지 아키텍처	DAS: Direct Attached Storage. 케이블 직접 접속, SCSI, IEEE1394, FC(Fiber Channel) NAS: Network Attached Storage: LAN, WAN 망을 통해 접속 SAN: Storage Area Network: Fiber SAN Switch를 통해, 스토리지 접근 FAN: File Area Network : NAS,SAN기반, 파일 및 가상화	122회 기술	
179	하	스토리지 유형(블록 스토리지, 파일 스토리지, 오브젝트 스토리지)	디스크를 통한 2차 저장 공간을 지칭함. 블록 스토리지, 파일 스토리지, 오브젝트 스토리지			
180	하	FAN	이중의 IT간 소통을 위한 체계적이고 지속적인 파일관리 기술			
181	하	IP-SAN	[정의] 기존 fiber channel로 이루어진 SAN과 GbE 이더넷을 이용하는 IP 네트워크 기술집목하여 운영, 성능의 효율성을 극대화한 기술 [동작배경] 호환성(SAN의 이기종간 호환성 불가), 거리제한 극복(IP망통한 거리 상해), cost effective(별개 스토리지 전용 네트워크 구축 비용 증가) [종류] FC/IP터널링프로토콜 이용, 광학 FC SAN 구축위한 TCP/IP FC 프레임 활용 (이더넷의 활용도에 따라, 중요한 데이터는 SSD와 같이 고가의 고성능 스토리지에 저장하고, 자주 사용하지 않는 데이터는 저비용 저장층의 하드 디스크 등에 저장하여 관리하는 기술 스토리지 프로비저닝(storage Provisioning) 용량에 맞게 미리 상성, 씨크 프로비저닝(Thick) 동적할당 - Thin(씬 프로비저닝) 가상화된 데이터 프라이버리방식 블록기반, 응용프로그램 기반, 파일기반	스커지(scuzzy)		
182	하	스토리지 티어링(Storage Tiering)	데이터의 활용도에 따라, 중요한 데이터는 SSD와 같이 고가의 고성능 스토리지에 저장하고, 자주 사용하지 않는 데이터는 저비용 저장층의 하드 디스크 등에 저장하여 관리하는 기술			
183	하	스토리지 프로비저닝	스토리지 프로비저닝(storage Provisioning) 용량에 맞게 미리 상성, 씨크 프로비저닝(Thick) 동적할당 - Thin(씬 프로비저닝)			
184	하	VTL	가상화된 데이터 프라이버리방식			
185	하	CDP	블록기반, 응용프로그램 기반, 파일기반			
186	중	OSHW	OSHW 오픈소스 하드웨어			
187	전	아두이노(Arduino)	UNO(우노), Lilypad(릴리패드)			
188	전	Lilypad(릴리패드)	아두이노 기반의 꽃잎 모양의 마이크로 컨트롤 유닛(Micro Controller Unit)를 가지고 있는 보드 키워드: MCU(아트메가 Atmega328), USB 접속단자, 32K Flash Memory 교육과 패션 등에 연동 적용			
189	전	라즈베리파이(Raspberry Pi)	단일 보드 마이크로 컴퓨터, ARM 프로세서			
190	전	스케치(Sketch)	아두이노의 프로그래밍 개발환경으로 PC 환경(Windows, Mac OS X, Linux)에서 아두이노 소스코드를 편집하는 프로그램			
191	전	스크래치(Scratch)	기타 표준			
192	중	데이터 전송방식	입출력 장치와 컴퓨터시스템 간 데이터를 처리하기 위해 입출력제어 위한 데이터 전송 방식 2개로 분류 1) 메모리 사상 입출력 방식(MMIO: Memory Mapped I/O) 2) 분리형 입출력방식 - Isolationed IO = I/O Mapped I/O = 입출력 전용 주소			
193	중	Programmed I/O 방식	중앙처리장치 구성 프로그램에 의한 입출력제어			
194	중	인터럽트 I/O 방식	주변장치의 인터럽트신호를 이용한 입출력제어			
195	중	DMA 방식	주변장치와 메모리간 직접 접근			
196	중	채널제어 방식	주변장치가 연결된 채널 제어기를 이용해 입출력 제어			
197	중	메모리 사상 입출력 방식	메모리 사상 입출력 방식(Memory Mapped I/O) 기억장치 사상 방식이라고 함.			
198	중	분리형 입출력방식	분리형 입출력방식 - isolationed IO = I/O Mapped I/O = 입출력 전용 주소 지정방식			
199	하	JVM(Java Virture Machine)	[정의] 자바로 컴파일 된 바이트 코드를 읽어서 실행할 수 있도록 해주는 도구 (구상요소) 클래스 로더(Class Loader), 실행 데이터 영역(Run-time Data Area), 실행엔진(Execution Engine), 가비지 콜렉터(Garbage Collector), Byte code, Java Threads [실행순서] Java Source -> Java Compiler -> Java Class(Byte Code) -> Class Loader -> Execute Engine -> Runtime Data Area	클래스 로더(Java Byte Code, class) 실행 데이터 영역(Runtime Data Area): 데이터를 보관 (메소드 영역, 필명영역, 스택영역) GC(Garbage Collection): 힙 메모리에 남아있는 데이터를 효율적으로 관리		
200	하	Garbage Collector	[정의] Java Application 동작 시, 더 이상 참조되지 않는 메모리를 자동 수거하는 기능으로 Java언어 메모리 최적화 기법 eden, survive space, old, perm 알고리즘 (1) Full GC (Old영역 GC) : Reference연결안된 객체 Mark&삭제 / Mark & Compact (2) Minor GC (Young, Old) : 오래된 객체를 Old 영역으로 이동 / copy & scavenge (3) Incremental GC(Train GC) : Minor GC수행 시 Full GC영역을 조금씩 수행 Full GC 횟수와 시간 줄이는 방법	발생하지 않게 프로그램 구현해야함	툴마인지 이서울림	
201	하	동적 연결 라이브러리(Dynamic Linking Library)	[정의] 프로그램이 실행 될 때 다른 모듈에 의해 사용될 수 있는 함수나 데이터를 가지고 있는 모듈 라이브러리 [기술요소] 묵시적 링크, 명시적 링크		123회 기술	
202	중	메모리 누수(Memory Leak)	[정의] 컴퓨터 프로그램이 할당된 메모리를 사용한 다음 반환하지 않아 필요하지 않은 메모리를 계속 점유하고 있는 현상 [방지도구] PMD, cppcheck, SonarQube, AValanche, Valgrind		123회 기술	
203	하	스택(Stack)	[정의] 함수 호출 시 생성되는 지역 변수와 매개 변수가 저장되는 영역으로 함수 종료가 완료되면 사라짐	컴파일 타임시 결정		
204	하	힙(heap)	런타임시에 생성, 프로그래머에 의해 생명주기가 조작된 변수(동적할당) ptr=malloc(4);		너희	
205	상	In Memory Computing	분석과 트랜잭션 결과를 즉시 제공하기 위해 서버의 메인 메모리에서 초대용량 실시간 데이터를 처리하는 기술 가. In-Memory Computing 아키텍처 준비 필수			
206	하	APU (Accelerated processing unit, APU)	[정의] CPU의 정수연산 능력과 GPU의 부동소수점 연산능력을 한 프로세서에 통합 한 프로세서 [동작] 기계학습, 빅데이터 [특징] 초병렬 SIMD/SIMT, 플랫폼지원(CUDA,OpenCL,C++ AMP,OpenACC) [구성요소] PCI express bus연동용 SIMD코어, 그래픽 메모리 캐시메모리	GPU+CPU, 저전력, 성능 우수		

207	하	AMP	이종형의 서로 다른 아키텍처의 프로세서를 사용하여 병렬처리가 가능하도록 한 프로세서	이기종 멀티코어, 고성능(고전력/순차처리/복잡연산), 저성능(저전력/병렬처리/단순연산), ARM(big.LITTLE), OpenMP, OpenCL, WebCL, OpenCV, OpenVG,		
208	하	터보부스터, 오버클로킹	[오버클럭킹(Overclocking)] 컴퓨터 부품이 제조업체에 의해 설계된 바 보다 강제로 더 높은 클럭 속도로 동작할 수 있게 만드는 과정 [터보부스터(Turbo Boost)] 기술은 프로세서가 정해진 소비전력, 온도, 전류보다 낮게 되면 자동적으로 동작 주파수를 표시된 기준 클럭보다 높여서 성능을 향상시키는 인텔 네오퀀 아키텍처 기반의 프로세서			
209	이	유한 오토마타(Finite Automata)	[정의] 컴퓨터 프로그램과 전자논리 회로를 설계하는데 쓰이는 이산적인 입력과 출력을 가지는 시스템의 수학적 모형 [용어] 단일상태: 한번에 하나의 상태, 전이(transition): 사건에 의해 상태 변화, 상태(state): 전이 시작을 위한 시스템의 행동적 노드(진입동작, 퇴장동작) [활용] HW부분(디지털회로 설계), SW부분(응용 프로그램 설계, 컴파일러 설계) [유형] 결정적 유한 오토마타(DFA): 모든 상태는 각각의 가능한 입력에 대해 정확히 하나의 변화된 상태를 가질수 있는 유한 오토마타 비결정적 유한 오토마타(NFA):입력은 주어진 상태에 대해 한가지 또는	수학적 모형, 사건, 전이, 상태, 결정적 유한 오토마타, 비결정적 유한 오토마타		
210	중	모바일 AP (Application Processor)	[개념] 스마트폰을 비롯한 스마트폰 디바이스에 탑재되어 CPU, 메모리, 그래픽카드, 저장장치 등의 각종 제어기능을 하나의 칩에 담은 시스템 반도체 [구성요소] 연산 장치(CPU, GPU, NPU, VPU) 신호 처리(ISP, DSP) 통신(Modem) 인터페이스(Interface)			
211	중	PIM(Processing in Memory)	[정의] 메모리 중심 설계로 데이터를 메모리 근처 또는 안에서 처리함으로써 CPU와 메모리 사이 대역폭 제한 감소 및 성능 향상 기술 [기술요소] Logic Die(TSV Interface, PIM Core, DMA, BUS, DDR PHY) 3D-packaged DRAM(Memory Die, Logic Die) Traditional Computing/Memory Controller Unit			
212	전	eMMC(embedded Multi Media Card)	[개념] 데이터 고속처리를 위해 컨트롤러와 NAND 플래시 메모리를 통합하여 제품에 내장한 일체형 기기 전용 메모리 반도체			
213	전	메모리-오버-스토리지(MoS)	[개념] 비휘발성 메모리(NVDRAM) 용량과 초저지연(ULL) 반도체 저장장치(SSD)의 용량을 하나의 공간으로 통합하고, 내부 동작을 하드웨어로 자동화한 영구 메모리 기술			
214	중	뉴로모픽칩(Neuromorphic chip)	[정의] 사람과 사고과정이 비슷하게 정보를 처리하는 새로운 반도체로 뇌의 작동방식을 최대한 실리온에 구현한 기술 [내부구성] 여러 개의 코어(트랜지스터, 전자소자, 메모리) 탑재 코어 일부- 뉴런역할, 메모리칩- 뉴런과 뉴런사이 연결하는 시냅스 코어-사람의 뇌처럼 병렬로 구성되어 적은 전력으로 처리 가능, 인간의 뇌처럼 학습하고 연산 [동향] 일렉(제로스), IBM(트루노스), NM500탑재(뉴로실드), 국내(네패스) [시사점] 인간의 신경회로가 어떻게 데이터를 처리하는지 여전히 이해가 부족한 수준, 현재 단일 세로만 모사한 수준으로 집적도 높은 구조위해 기술적 해결 과제 많음 [주요기술] 헬리스터(단위 면적안에 고밀도 시냅스를 연결하는 기술) [메모리 인플루언스 칩] 뉴로모픽 칩 이식을 통해 기억저장 유도 신경신호	13만개 뉴런과 1억3천만개 시냅스로 구성 기존 인공지능 신경망 대비 100만배 높은 학습률		138_컴시용_2
215	하	엑사스케일(Exascale) 컴퓨팅 시스템	[정의] 1 엑사플롭스(ExaFlops) 이상의 처리 능력을 가진, 엑사플롭스 급의 컴퓨팅 시스템 (초당 10^18회 - 100경회 연산) [요소기술] 에너지 기술, 인터커넥트 기술, 메모리 기술, 확장성 기반 시스템 SW, 프로그래밍 시스템, 데이터 관리, 엑사스케일 알고리즘, 발견과 설계, 결정 알고리즘, 오류 회복성 및 정확성, 과학적 생산성 [동향] 미국(ECP 발족) - 엑사스케일 컴퓨팅 프로젝트 발족 중국(2020년 엑사스케일 컴퓨팅 환경 확보) - 범용 DSP(Digital Signal Processor), ARM 기반 연산처리 장치 탑재 일본(Flagship 2020) - 9대 응용분야 선정, 사회적/국가적 의의가 있는 문제 해결 집중 한국(MAHA (ETRI)) - Many-core Hpc system for big-Application, 유전체			
216	전	3-상태 버퍼(Tri-State Buffer)	[정의]Control 신호를 추가로 입력받아 Control 신호에 의해 3가지 출력 상태를 갖는 논리 소자 3가지 출력: High, Low, High-Impedance(Z-고저항 상태)			
217	상	HBM(High Bandwidth Memory)	[정의] 3D TSV 기술을 적용해 D램 칩에 수천개의 홀을 뚫고 상하를 연결함으로써 데이터 처리속도를 혁신적으로 끌어올린 메모리 포트폴리오 기술 - 실리콘관통전극 (TSV, Through Silicon Via), 인터페이스, DRAM 특징 - 초집적, 초출력, 초고속			
218	상	CXL(Computer Express Link)	[정의] PCI 익스프레스(PCIe) 인터페이스 기반으로 컴퓨터 중앙연산장치(CPU) 등 여러 장치와 메모리를 연결하는 통합 고속 인터페이스 표준 [CXL의 3가지 포트폴] CXL.io, CXL.cache, CXL.memory			
219	하	정보시스템 하드웨어 규모상징 지침 - (TTAK.KO 10.0292/R3)	기본적인 용량과 성능 요구사항이 제시되었을 때, 그것을 시스템 요구사항으로 변환하는 방법 절차: 구축방향 및 기초자료 조사, 기초자료 및 업무분석, 참조모델 결정 및 서버 규모산정, 참조모델별 가용지 적용			
220	하	FinFET	3차원(3D) 트랜지스터 구조로 기존의 플래너(Planar) 트랜지스터의 한계를 극복하기 위해 개발된 기술	3면(상단, 좌우 측면)을 감쌌, 돌출된 핀(fin)		
221	하	GAA(Gate-All-Around)	3면의 FinFET의 한계를 극복하여 게이트의 범위를 360도로 확장된 구조로 나노와이어(Nanowire)또는 나노시트(Nanosheet)형태로 설계된 3nm에서 적용되는 반도체 기술	360도 전체를 감쌌, 나노와이어(wire) 또는 나노시트(sheet)		
222	하	GaN(질화갈륨) 전력반도체	전력 효율 높이기 위해 스위칭 속도와, 스위칭 손실 최소화, 열 내구성 향상, 고전압/고전류 처리 할 수 있는 넓은 에너지 밴드폭(WBG: Wide Band Gap)의 전력반도체	넓은 에너지밴드폭(WBG), 내열성, 고전압내성, 고주파수, 고속 스위칭, 우수효율		
223	전	RISC-V	2010 년에 UC 버클리에서 연구된 32 비트, 64 비트, 128 비트 주소변형이 가능하며, 저전력, 코트크기 및 메모리 감소가 가능한 risc 및 오픈소스 기반의 개방형 명령어 집합 구조		137회 컴시용 1교시	
224	전	OPC UA	Si Five, 가변길이 명령어, 오픈소스, R/I/S/U Type 플랫폼 독립적이고 안전하며, 산업용 IoT(IoT) 및 기계와 시스템 간의 데이터 통신 교환을 가능하게 하는 OPC 개선 기술		137회 컴시용 3교시	
225	전	HBM 하이브리드 본더 (HBM Hybrid Bonder)	플랫폼 독립성, 상호 운용성, HTTP/SOAP, TCP/IP, OpenSSL 이전 분당 기술과는 다르게 실리온 산화물(SiO2) 나 구리(Cu)를 사용하여 각 층의 미세한 돌기없이 얹어 칩과 칩을 직접 연결하는 새로운 방식의 HBM의 본더(Bonder)			

NO.	토픽	중요도	중토픽
51		중	DDR2
52		중	DDR3
53		중	DDR4
154		컴	VHDL

키워드 특징 및 설명	타연관 토픽/두음법칙
내부 클럭에 비해 4배(2^2승) 전송 비율	
집적도/속도: 최대 8Gb/ 2.1Gbps	
코어 아키텍처: 8bank/페이지크기(최소 1KB)	
DDR4(Double Data Rate 4) SDRAM: DDR3보다 2배 높은 3.2Gbps 속도, 2배 density 향상, 공정/아키텍처 진화로 20% 전력 소비 감소한 JEDEC에서 표준화한 고속의 DRAM	
VHSIC Hardware Description Language	